

# 4 Entwickeln des Platinenlayouts

## Student Group

| First Name | Surname | Matrikel Nr. |
|------------|---------|--------------|
|            |         |              |
|            |         |              |
|            |         |              |

## Table of Contents

|  |    |
|--|----|
| <b>4 Entwickeln des Platinenlayouts</b> .....                  | 2  |
| <b>Prozess 4: Entwickeln des Platinenlayouts</b> .....         | 2  |
| <b>101 - Layout zeichnen</b> .....                             | 2  |
| <b>Boardgröße und -typ</b> .....                               | 2  |
| <b>Bauteilpositionierung</b> .....                             | 4  |
| <b>Routing</b> .....   | 5  |
| <b>weitere Routing Iteration</b> .....                         | 7  |
| unnötig lange Leitungen .....                                  | 7  |
| unnötige Vias .....  | 9  |
| leichte Bestückung .....                                       | 9  |
| Via in Pads .....  | 10 |
| <b>Bauteil-Erstellung</b> .....                                | 10 |
| <b>Weitergabe der Platine zur Fertigung / Durchsicht</b> ..... | 11 |

# 4 Entwickeln des Platinenlayouts

- Für die Laborleitung: [Erstellen des Nutzens](#)

## Prozess 4: Entwickeln des Platinenlayouts

| Input Products                             | Work  | Output Products                           |
|--|---|---|
| IP1. Schaltplan der Platinen               | W1. Durchsicht der benötigten Datenblätter<br>W2. Erstellen der Schaltung (*.sch) in eagle (Ändern eines vorandenen Boards) | OP1. Schematic-files<br>OP2: Datenblätter |
| Input Condition                            | W3. Regelmäßige Durchsprache mit dem Betreuer<br>W4. Ablegen der genutzten Datenblätter<br>W5. Informieren des Betreuers    | Output Condition                          |
| IC1. Schaltplan vom Betreuer abgenommen    |   | OC1. Files abgelegt                       |
| <a href="#">checkliste_fuer_das_layout</a> |   |   |

## 101 - Layout zeichnen

### Boardgröße und -typ

Beachten Sie, dass durch das Mexlesystem die Größe des Boards in verschiedenen Stufen vorgegeben ist (siehe [figure 1](#)). Eine Übersicht zum Mexle-Format ist unter der [Beschreibung des MEXLE-Systems](#) zu finden. Im Folgenden sind die verschiedenen MEXLE-Board-Größen und -Typen beschrieben:

Fig. 1: Boardgrößen



| Funktion        | Zweck   | Einzoll-Board / Standard-Board   | Viertelzoll-Board  | Mehrzoll-Board   | Hookup-Board  |
|-----------------|---|--|--|--|---|
| Anwendung       |   | kleine Sensor/Aktor- oder Microcontroller-Boards   | Diskrete Elemente, die auf die Eckjumper zurückgreifen.  | größere Sensor/Aktor- oder Microcontroller-Boards  | Sensor/Aktor-Boards   |
| Abmaße / Form   |   | <ul style="list-style-type: none"> <li>- Quadratischer Form mit abgerundeten Ecken (Radius <math>R=100</math> mil)</li> <li>- <math>1000</math> mil</li> <li>- Da zwischen zwei Standardboards auf dem Modulträger <math>100</math> mil liegen, sind ausnahmsweise auch Maße zu <math>1100</math> mil zulässig.</li> </ul> | <ul style="list-style-type: none"> <li>- Rechteckige Form ohne abgerundeten Ecken (geritzte Platine).</li> <li>- <math>1000</math> mil <math>\cdot 250</math> mil</li> </ul> | <ul style="list-style-type: none"> <li>- Rechteckige Form mit abgerundeten Ecken (Radius <math>R=100</math> mil).</li> <li>- <math>1100 \cdot (n-1) + 1000</math> mil mit <math>n=\{1 \dots 3\}</math></li> <li>- <math>n</math> ist dabei die Anzahl der Module, welche überdeckt werden.</li> <li>- Ein Mehrzoll-Board überstreckt sich über mehrere Module des Modulträgers.</li> </ul> | <ul style="list-style-type: none"> <li>- Rechteckige Form mit abgerundeten Ecken (Radius <math>R=100</math> mil).</li> <li>- <math>1000</math> mil <math>\cdot 1000</math> mil</li> <li>- Da zwischen zwei Standardboards auf dem Modulträger <math>100</math> mil liegen, sind ausnahmsweise auch Maße zu <math>1100</math> mil zulässig.</li> </ul> |
| Eckjumper $SPx$ | <ul style="list-style-type: none"> <li>- Verbindet das Board mechanisch mit dem Modulträger.</li> <li>- Eckjumper sind mit den Eckjumpers der benachbarten Boards elektrisch verbunden</li> </ul> | Jumper ( $SP1 \dots SP4$ ). Im Notfall sind die oberen beiden und der Jumper $JP1$ zur mechanischen Fixierung ausreichend.   | Jumper ( $SP1$ und $SP2$ ).  | Von den Eckjumpers sind nicht alle notwendig. Es wird empfohlen nur die äußersten vier Eckjumper zu nutzen.  | Nicht notwendig, da für ein Hookupboard i.d.R. keine Notwendigkeit für ein aufstecken auf das Basisboard besteht.   |

| Funktion                                     | Zweck   | Einzoll-Board / Standard-Board  | Viertelzoll-Board  | Mehrzoll-Board  | Hookup-Board  |
|--|---|---|--|---|---|
| <b>Modul-versorgung<br/>\$\rm JP1\$</b>      | <ul style="list-style-type: none"> <li>- Der zweireihige Jumper \$\rm JP1\$ dient zur Stromversorgung und Datenkommunikation mit dem Modulträger.</li> <li>- Er ist optional.</li> <li>- Eine Datenkommunikation über I2C sowie die Stromversorgung sollten aber aus Kompatibilitätsgründen darüber geleitet werden.</li> <li>- Ist nur eine Stromversorgung notwendig, so kann ein einreihiger Jumper genutzt werden.</li> </ul> | Der Jumper \$\rm JP1\$ sollte wie auf der <a href="#">mmc_1x1_328pb</a> -Platine zu sehen positioniert werden | Der Jumper \$\rm JP1\$ liegt (wie die beiden Eckjumper) auf der Symmetrieachse | Auch hier sind wieder mehrere Positionen für \$\rm JP1\$ möglich. Es kann eine der möglichen (auf dem Raster des Modulträgers liegende) Positionen genutzt werden   | Nicht notwendig, da für ein Hookupboard i.d.R. keine Notwendigkeit für ein aufstecken auf das Basisboard besteht. |
| <b>Buchsen \$\rm K1\$<br/>und \$\rm K2\$</b> | <ul style="list-style-type: none"> <li>- Die Buchsen \$\rm K1\$ und \$\rm K2\$ dienen des Anschlusses von Hookup-Boards.</li> <li>- Er ist optional.</li> <li>- Falls Hookups ermöglicht werden sollten, so sind für die mechanische Stabilität beide Buchsen vorzusehen.</li> <li>- Ggf. kann die Buchse durch eine SMD-Buchse ersetzt werden</li> </ul>   |   |  | Sollen bei Mehrzoll-Boards eine Hookup-Möglichkeit zur Verfügung gestellt werden, so sind für die mechanische Stabilität zwei Buchsen (\$\rm K1\$ und \$\rm K2\$) vorzusehen, die $\$800 \sim \rm mil$ auseinander liegen. Eine Position wie beim Standardboard wird empfohlen. |   |
| <b>Pin-Belegung</b>                          | Details zur Belegung von \$\rm K1\$, \$\rm K2\$, und \$\rm JP1\$ sind unter <a href="#">mmc_1x1_328pb</a> beschrieben. Die dortige Belegung sollte aus Kompatibilitätsgründen eingehalten werden.   |   |  |   |   |
| <b>eagle-Vorlage</b>                         | Siehe <a href="#">3. Entwickeln des Schaltplans</a>   |   |  |   |   |

## Bauteilpositionierung


- Positionieren Sie immer als **erstes die Bauteile**.
  - Denken Sie dabei in **Baugruppen**. Wenn für ein Spannungsregler der Kondensator C12 notwendig ist, dann sollten diese beiden Komponenten zusammenbleiben. Diese bilden eine "Baugruppe"
  - **Interface first**: Erst geben meist die HMI-Komponenten (HMI: Human-Machine-Interface) und weitere Schnittstellen die Positionierung vor. Z.B. weil die die Tasten nebeneinander oder der USB-Anschluss außen zu positionieren ist. Außerdem sollten **zusammenhängende Komponenten zusammenhängend platziert** werden. Ein Bereich nur für Leistungselemente (z.B. Motorsteuerung), ein Bereich für externe Analog-Digital-Wandler, ein Bereich für schnell-schaltende ICs (z.B. Mikrocontroller).
  - Dann sollten die großen Bauteile (ICs), dann die kleinen. Bei gleichen/ähnlichen ICs sollten die Kerben (bzw. Markierungen) in die gleiche Richtung zeigen, um ein Verdrehen zu vermeiden.
  - Bei Mikrocontrollern und anderen vielbeinigen Chips bietet sich ein mehrmaliges Drehen um  $45^\circ$  an. Damit ist kann eine optimale




Fig. 2: Beispiel für schlechte Anordnung für ein seitlich-bedienebare

Ausrichtung gesucht werden, welche kurze Leitungslängen erzeugt (siehe Bild).


- Prüfen Sie bei Kondensatoren, ob diese möglichst in der Nähe von Bauteilen positioniert werden sollen. Als Faustformel gilt für Bypass-Kondensatoren, dass zwischen Kondensator-Anschluss und VCC-Pin sowie Kondensator-Anschluss und GND-Pin entlang der Leitung nur wenige Millimeter liegen.
- Richten Sie das "Vogelfutter" - also passive Bausteine, wie Widerstände und Kondensatoren - möglichst parallel aus. Bevor Sie tatsächlich Verbindungen ziehen, versuchen Sie das Vogelfutter so zu positionieren, dass es möglichst wenig Überschneidungen der Airwires gibt.
- Versuchen Sie möglichst alle Bauteile auf einer Seite, nämlich der Oberseite, zu positionieren.
- Falls der Platz nicht mehr ausreicht, empfiehlt sich folgende Reihenfolge bei der Auswahl der Komponenten für die Rückseite
  - Lötjumper (Sjxx)
  - Vogelfutter (nicht Bypass- oder Filter-Komponenten)
  - Komponenten die aufgrund der Größe oder Anwendung auch auf die Rückseite passen (z.B. nicht große Spulen, Schalter, LEDs)
- Positionieren Sie die Bauteile so auf dem Raster, dass Ein- und Ausgänge auf dem Raster liegen. Hierfür kann ein grobes Raster gewählt werden (z.B. 50mil).
- Wir nutzen eine aufgedruckte **Beschriftung**.
  - Beschriften Sie also die Bauteile mit dem korrekten Namen (R1, C1, etc.) und setzen Sie die Beschriftung in die Nähe des Bauteils.
  - Die Beschriftung darf nicht über blankem Kupfer (Pads) laufen und sollte nach Möglichkeit auch bei bestückter Platine sichtbar sein.
  - Vergessen Sie nicht eine aussagekräftige Beschreibung für das Board zu nehmen (Autor, Projekt, Datum, etc).
  - Die Beschriftung ist in KiCAD z.B. über die 3D Ansicht (Ansicht » 3D-Betrachter) überprüfbar.
- Positionieren Sie **Quarze und Oszillatoren** unmittelbar in der Nähe der zu taktenden Komponente. Die Kondensatoren des Quarze sollten wiederum unmittelbar in der Nähe der Quarz liegen (siehe Bild). Für den Abstand über die Leitung gilt Ähnliches wie bei den Bypass-Kondensatoren. Zusätzlich sollten keine Signale unter dem Quarz verlaufen.
- **Eingangfilter für Signale** (z.B. bei Analogeingängen) empfiehlt sich auch möglichst nahe am IC zu positionieren. Ansonsten kann die Filterwirkung durch Übersprechen und die Leitungsimpedanz gestört werden.



B  
Beispiel für schlechtes Airwiring




Beispiel für besseres Airwiring




Beispiel für Bauteilgruppe Quarz

## Routing

- Um das Routing zu vereinfachen, sollten auf Top bevorzugt die horizontale Verbindungen, auf Bottom die vertikale Verbindungen gelegt werden - oder umgekehrt. Diese Methode wird als **Manhattan-Routing** bezeichnet. Wenigstens sollten Sie die Verbindungen auf **Top und Bottom senkrecht aufeinander** stehen.



- **der richtige Winkel:** Allgemein sind spitze Winkel bei der Verbindungsführung zu vermeiden, da es dort zu Fertigungsproblemen kommen kann. Wenn von einem Pin mehrere Abgänge ausgehen, so ist folgendes zu unterscheiden: bei Masseanschlüssen sollen die Abgänge im 90° Winkel liegen (siehe Bild rechts). Alle anderen Winkel auf einer Ebene sollen in einem möglichst großen Winkel erfolgen, also 135°. Bei Vias mit jeweils einem Abgang dürfen beliebige Winkel genutzt werden.
- Es ist folgende Reihenfolge für das Routing empfohlen:
  - Verbinden Sie zunächst alle Bypass-Kondensatoren an die jeweiligen Pins. Achten Sie dabei darauf, dass die Länge der Leitung minimal sein soll.
  - Am zweitwichtigsten sind die Anbindung an Oszillator und Quarz, sowie deren Kondensatoren. Vermeiden Sie dabei (viele) Vias und versuchen Sie kurze Verbindungen zu setzen. Die Verbindungen sollten möglichst auf der Seite der entsprechenden Pins verlaufen.
  - Ziehen Sie als nächstes die Leitungen für die analoge und digitale Datenübertragung. Auch hier auf wenig (bis keine) Vias, kurze Verbindungen und gleiche Seite wie die ausgehenden Pins achten.
  - Danach ist die Spannungsversorgung zu verbinden. Hier sollte - soweit möglich - eine breitere Leitung (z.B.  $10\text{~}\mu\text{m}$  bzw.  $0.25\text{~}\text{mm}$  oder größer) genutzt werden.
  - Schließen Sie dann **alle GND per Verbindungen** an den Masseanschluss an. Achten Sie darauf, Versorgungsmassen (GND) von der Masse für Analogeingänge (AGND) zu trennen.
- Für die Leiterbahnen sollte  $0.2\text{~}\text{mm}$  ( $6\text{~}\text{mil}$  oder  $8\text{~}\text{mil}$ ) als Standardbreite genutzt werden. Wenn Platz vorhanden ist, schadet eine breitere Leitung bis  $0.25\text{~}\text{mm}$  ( $10\text{~}\text{mil}$ ) nicht. Beachten Sie ab Strömen von ca.  $1\text{~}\text{A}$  die Strombelastbarkeit von Leiterbahnen. Bei größeren Strömen erwärmen sich die Leitbahnen unter Umständen stark. Damit können sich die Werte von Kondensatoren, Widerständen und weiteren Komponenten ändern. Eine Tabelle der Temperaturänderungen finden Sie z.B. bei [Multi-CB](#). Temperaturen unter  $70\text{~}\text{°C}$  sind akzeptabel. Daraus ergeben sich bei einer Raumtemperatur von bis zu  $30\text{~}\text{°C}$  einen maximalen Temperaturhub von  $40\text{~}\text{°C}$ .
- Für Vias können bis zu einem Drill von  $0.2\text{~}\text{mm}$  ( $7.87402\text{~}\text{mil}$ ) genutzt werden. Für geringe Stückzahlen sind diese nicht teuer. Wichtig auch hier: wenn viel Strom ( $\approx 0.5\text{~}\text{A}$ ) über ein Vias transportiert werden soll, sind größere Vias und/oder mehrere Vias besser. Für Details hat kiCAD
- Legen Sie abschließend auf jede genutzte Ebene ein **geschlossenes Polygon** und benennen Sie es "GND". Dann können Sie mit Ratsnest die Freiflächen mit Masse ausfüllen. Damit reduziert sich Störausstrahlung, induktive Verluste und Widerstand zu Masse. Gibt es neben GND auch AGND, so bietet sich auch ein separate AGND-Fläche an.
- Suchen sie in den **Dokumenten der Komponenten** ("application notes" oder "data sheet") nach "Layout", "Layout Guidelines" oder "Layout Examples". Falls Sie dort keine Beispiele finden, lohnt sich ein nachdenklicher Blick auf Platinenhersteller. Bei Open Source Herstellern wie Adafruit oder Sparkfun können dazu meist Erklärungen zur



g. 7: gut verlegte Masseleitung

Schaltung gefunden werden (z.B. für [Motortreiber](#)). Diese Vorarbeit erleichtert nicht nur das Layout, sondern reduziert auch die Wahrscheinlichkeit von Problemen!

- Deaktivieren Sie unter Thermals "Thermals for Vias". Damit ergeben sich keine Aussparungen bei Vias, welche sowieso noch notwendig sind.
- Falls Sie differentielle, digitale Signale (z.B. D+ und D- bei USB) routen, beachten Sie, dass die Verbindungen so gut wie möglich gleich lang sein sollten. Gleiches gilt für differentielle, analoge Signale mit hochfrequentem Nutzanteil. Weitere Tipps und Tricks finden Sie im Video [differential Pairs](#) und in der Anleitung [How to route differential pairs](#).
- **Kann ich auch Vias in Pads setzen?** Es kommt darauf an: Verwenden Sie eine Pick-and-Place System mit Lötpaste, dann sollten keine (großen) Vias in Pads gesetzt werden. Ansonsten wird im Reflow-Ofen das Lot durch das Via fließen, womit zu wenig Lot zum Verbinden des Bauteils vorhanden ist. Wenn Sie als Via Drill  $\leq 0.3 \text{ mm}$  ( $= 11.811 \text{ mil}$ ) verwenden, dann kann dies weniger problematisch, da der „suck down“ aufgrund der Oberflächenspannung des Lötzinns merklich geringer ausfällt. Auch beim händischem Löten tritt das Problem weniger auf.  
Generell sollten Vias in Pads in der Elektronik vermieden werden.
- **Ich habe zu viele Verbindungen und kann in der Schaltung nichts mehr finden.** Zeichnen Sie statt Verbindungen gelabelte Linien mit dem "NAME" Befehl. Verwenden Sie XRef nur für Referenzen auf externe Verbindungen - also welche, die nicht auf der aktuellen Schaltung liegen.

## weitere Routing Iteration

Es bietet sich - wie bei der Software-Entwicklung - an nach der ersten "fertigen Version" nochmals die Entwicklung zu betrachten und Korrekturen vorzunehmen.

Dies betrifft bei der Platine insbesondere die folgenden Punkte.

### unnötig lange Leitungen

Vermeiden Sie lange Leitungen, insbesondere wenn diese eine große Fläche umschließen. Damit entstehen unter Umständen Empfänger für eine induktive Kopplung.

Häufig hilft auch bei langen Leitungen zu überlegen, ob ein Verschieben und Drehen von Komponenten die Wege verkürzt.



Fig. 8: Beispiel: unnötig lange Verbindungen



(rechts: Verbesserung)



Fig. 9: Beispiel: unnötig lange Verbindungen

(rechts: Verbesserung)

## unnötige Vias

Bei Vias sollte geprüft werden, ob diese tatsächlich notwendig ist. Auch bei der Anwendung von Manhattan-Routing hilft eine abschließender Check ob der Layer-Wechsel notwendig ist.



Fig. 10: zwei unnötige Vias: THD-Komponenten können von beiden Seiten angeschlossen werden. (rechts: Verbesserung)



Fig. 11: zwei unnötige Vias (rechts: Verbesserung)

## leichte Bestückung

Um die Bestückung zu vereinfachen, sollten die passiven Komponenten gleichartig angeordnet werden. Insbesondere gilt das für Dioden - hier sollten immer die parallele Anordnung der antiparallelen bevorzugt werden.



Fig. 12: Beispiel: unsortierte

Passivkomponenten (rechts: Verbesserung)

## Via in Pads

Vias in Pads sollten vermieden werden. Hierdurch wird das Lötzinn auf die andere Seite gezogen. Damit kann die Verbindung zum Pad schlechter werden.



Fig. 13: Beispiel: unsortierte Passivkomponenten (rechts:

Verbesserung)

## Bauteil-Erstellung

- **Ein Bauteil ist nicht in EAGLE zu finden.** Folgendes Manual erklärt, wie man ein [Bauteil in eagle erstellen](#) kann.
- **Ich habe vom Bauteil xx eine EAGLE Bibliothek gefunden, soll ich die verwenden?** Sie können die Bauteile direkt verwenden, beachten Sie aber, dass der Schaltplan leserlich sein soll (siehe "Schaltplan zeichnen").
- Versuchen Sie keine länglichen Pads (= Lötaugen) zu verwenden (z.B. bei manchen Through-Hole Komponenten). Falls eine Komponente aus der Lib solche Pads enthält, können Sie wie folgt vorgehen:
  - (1) Export der Komponente aus der Schematic-Darstellung (Datei » Exportieren » Libraries und Auswahl der gewünschten Komponenten)
  - (2) Öffnen der Komponente
  - (3) Auswahl der Footprint Darstellung
  - (4) Change-Funktion aktivieren (Schraubenschlüssel) » Shape » round

- (5) alle gewünschten Pads anklicken
- (6) ersten Pad auswählen und dieses als Quadrat ausführen. (Rechtsklick » Eigenschaften » Shape » Square)
- (7) Abspeichern und in brd als neue library einbinden
- die schnelle Alternative zum eigen erstellten Footprint ist die Suche in größeren Libraries. Dazu bietet sich an:
  - [snapEDA](#)
  - [octopart](#)
  - die Suche über Google z.B. <Bauteilname> lib site:github.com . Statt nach "lib" kann auch nach "sch" gesucht werden. Die Library lässt sich in eagle schnell aus der schematic exportieren.
  - die Komponente muss auch nicht exakt übereinstimmen. So kann auch die Suche nach einer Komponente mit gleichem Footprint oder direkt nach der Bezeichnung des Footprints weiterhelfen

## Weitergabe der Platine zur Fertigung / Durchsicht

- Überprüfen Sie, dass alles was oben auf der Platine gedruckt werden soll auf den "Top" Layern tName bzw. tPlace zu finden ist. tPlace ist dabei frei verschiebbar - tName ist an das Bauteil gekoppelt. Mit Smash lassen sich diese tNames entkoppeln und löschen.
- Prüfen Sie, dass keine Schrift über Löt pads verläuft. Ein Abstand von 6..10 mil ist einzuhalten
- Führen Sie einen Design Rule Check aus
  - **Auswahl des DRC:**
    - Der DRC wird durch Eingabe oder Auswahl von DRC ausgeführt. Es sollte sich dann ein Fenster öffnen, welches im Reiter "Datei" eine Überschrift beginnend mit "Multi-CB EAGLE Design Rules ..." zeigt. Falls nicht, so öffnen Sie bitte über den Button "Laden" das Dateiauswahlfenster und gehen Sie zu dem eagle Installationsordner (z.B. C:\EAGLE 9.6.2). Dort finden Sie unter ...\examples\design rules\examples\Multi-CB\Multi-CB\_Standard die standardmäßigen Rulechecks(normale Kupferdicke). Wählen Sie Multi-CB\_2L\_100um-Tracks\_0L35um.dru um den DRC für zweilagige Platinen zu öffnen.
    - Falls eine vierlagige Platine bei JLC PCB bestellt werden soll, muss die folgende DRU-Datei genutzt werden: [jlpcb\\_4l\\_90um-tracks\\_0l\\_35um-il\\_17\\_5um.zip](#)
    - Mit Klick auf "Prüfen" wird der DRC durchgeführt.
  - Folgende Fehler müssen durch eine Korrektur des Designs entfernt werden:
    - Airwire: Leitungen / Kupferflächen sind nicht verbunden. (Auch Masse sollte über eine Leitung verbunden sein)
    - Clearance: Der Abstand zwischen zwei Leitungen / Kupferflächen ist so klein, dass sich in der Fertigung ein Kurzschluss ergeben könnte.  
**wichtiger Tipp:** Falls bei "heruntergeladenen" ICs zwischen den Pads Clearance Felder auftreten sollte die Class Clearance überprüft werden. Diese ist durch die Eingabe Class unter Rules zu finden. Der Wert sollte dem Wert im DRC Menu » Clearance Pad zu Pad entsprechen (z.B. 0.1mm).
    - Dimension: Der Abstand zwischen einer Leitung / Kupferfläche und dem Rand ist so klein, dass sich in der Fertigung ein offene Leitung ergeben könnte.
    - Overlap: Zwei Leitungen / Kupferflächen unterschiedlichem Potential berühren sich.
    - Width: Eine Leitung / Kupferfläche ist so dünn, dass sich in der Fertigung ein offene Leitung ergeben könnte.
  - Folgende Fehler sollte behoben werden:
    - Keepout: Bei verschiedenen Komponenten ist ein umgebender Bereich definiert, in dem keine weiteren Komponenten verbaut werden dürfen. *Für eine*

*Handbestückung (wie im Labor) ist dies weniger wichtig.*

From:

<https://wiki.mexle.org/> - **MEXLE Wiki**

Permanent link:

[https://wiki.mexle.org/elektronik\\_labor/4\\_entwickeln\\_des\\_platinenlayouts?rev=1717335657](https://wiki.mexle.org/elektronik_labor/4_entwickeln_des_platinenlayouts?rev=1717335657)

Last update: **2024/06/02 15:40**

