Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen Revision Vorhergehende Überarbeitung
Nächste Überarbeitung 		Vorhergehende Überarbeitung
Nächste Überarbeitung Beide Seiten der Revision
elektronik_labor:erstellen_des_nutzens [2019/05/14 02:07]
tfischer [Rückkehr auf Nutzen] 		elektronik_labor:erstellen_des_nutzens [2019/11/17 21:51]
tfischer
Zeile 5: Zeile 5:
 Sind genügend Platinen vorhanden kann daraus ein Nutzen erstellt werden. Der im Folgenden beschriebene Prozess ist für die Erstellung eines Nutzen für Multi-CB optimiert, kann aber auch für andere Hersteller angewandt werden. Sind genügend Platinen vorhanden kann daraus ein Nutzen erstellt werden. Der im Folgenden beschriebene Prozess ist für die Erstellung eines Nutzen für Multi-CB optimiert, kann aber auch für andere Hersteller angewandt werden.
  
-===== Erstellen eines neuen Boards für Nutzen =====+Die Erstellung des Nutzens ist auf zwei Wegen möglich: 
 +  * als GERBER-File über externe Software (siehe 1.2) 
 +      * immenser Zeitgewinn (Dauer: ca 1/2h) 
 +      * Prozess weniger fehleranfällig 
 +  * als brd-File in eagle direkt (siehe 1.3) 
 +    * Vorteile: 
 +      * Unstimmigkeiten in den Ausgangsdateien können schneller erkannt werden 
 +      * keine weitere Software notwendig 
 +      * eagle ist als Software stabil 
 + 
 +===== 1.1 Nutzenerstellung über GERBER-Tool ===== 
 + 
 +Statt eagle kann auch auf folgende Software zurückgegriffen werden: 
 +  - Batch-Datei {{ :convert_brd_to_gerber.rar |}} 
 +  - [[https://github.com/ThisIsNotRocketScience/GerberTools/releases|GerberTools]] von ThisIsNotRocketScience 
 + 
 +Ersteres rar-File sollte in einen Basis-Ordner entpackt werden. Von letzterem Paket ist nur ...\Panelizer\GerberPanelizer.exe relevant. 
 + 
 +Limitierungen: 
 +  * Unklar, ob auch für Platinen mit mehr als 2 Lagen nutzbar 
 + 
 +==== 1.1.1 Umwandeln der brd-Dateien in Gerber-Dateien ==== 
 + 
 +  - überprüfen, ob die Datei "eagle_Link.txt" auf die gewünschte eagle.exe zeigt und ggf. korrigieren. 
 +  - kopieren der brd-Dateien in den Ordner "BRD" 
 +  - ausführen der Batch-Datei "Convert_BRD_to_GERBER.bat" 
 + 
 +==== 1.1.2 Erstellen des Nutzens ==== 
 + 
 +  - Öffnen der  
 + 
 + 
 + 
 + 
 +===== 1.2 Nutzenerstellung in eagle ===== 
 + 
 +==== 1.2.1 Erstellen eines neuen Boards für Nutzen ====
   - Im Control Panel: Datei >> Neu >> Board (oder Alt + DNB)   - Im Control Panel: Datei >> Neu >> Board (oder Alt + DNB)
   - Im neuen Board: Datei >> Speichern (oder Strg + S), Speicherort: Remine >> "...\Leiterplatten-Fertigung\Nutzen", Empfehlung für den Dateinamen: MEXLEnutz_0nnn_20yy-mm-dd, mit nnn hochgezählter Wert   - Im neuen Board: Datei >> Speichern (oder Strg + S), Speicherort: Remine >> "...\Leiterplatten-Fertigung\Nutzen", Empfehlung für den Dateinamen: MEXLEnutz_0nnn_20yy-mm-dd, mit nnn hochgezählter Wert
   - Grid für mm aktivieren (gr mm on)   - Grid für mm aktivieren (gr mm on)
-  - Wechseln auf den Layer "Dimension" (ch lay 20) +  - Für Platine mit mehr als 2 Lagen: 
-  - Wire mit geradliniger Verlegung auswählen (wire  ,  se w 0) +    - Die Schichtnummerierung und -anordnung muss mit den Platinen übereinstimmen. (Für 4lagig i.d.R.: (1+2*3+16) ) 
-  - ausgehend vom Ursprung soll ein geeignet großes Rechteck umrandet werden. Falls die Größe nicht passt, kann diese nachträglich geändert werden. +    - Die Schicht- und Kupfer-Dicke muss eingestellt werden (DRC -> Layers -> Für 4lagig: Cu: 0.035mm, Pre: 0.36mm, Cu: 0.035mm, Core: 0.71mm, Cu: 0.035mm, Pre: 0.36mm, Cu: 0.035mm). 
-  - Falls die Platine mehr als 2 Lagen haben sollte, muss nun die Schicht- und Kupfer-Dicke eingestellt werden (DRC -> Layers -> Für 4lagig: Cu: 0.018mm, Pre: 0.36mm, Cu: 0.035mm, Core: 0.71mm, Cu: 0.035mm, Pre: 0.36mm, Cu: 0.018mm) +  
-===== Board mit erster Platine öffnen =====+==== 1.2.2 Board mit erster Platine öffnen ====
   - gewünschtes Board (in neuem eagle) öffnen   - gewünschtes Board (in neuem eagle) öffnen
   - Panelisierung durchführen: run panelize >> execute   - Panelisierung durchführen: run panelize >> execute
Zeile 19: Zeile 55:
   - Alles auswählen (Strg + A, Strg + C)   - Alles auswählen (Strg + A, Strg + C)
  
-===== Rückkehr auf Nutzen ===== +==== 1.2.3 Rückkehr auf Nutzen ==== 
-  - Einfügen der Platine. Beachten Sie, dass die Platine vom Rand etwa 5 mm (200 mil, 4 Kästchen) entfernt liegen muss. Die Abstände zu anderen Platinen sollte wenigstens 10 mm (400 mil, 8 Kästchen) betragen. Nutzen Sie Alt + Mauszeiger für eine genauere Positionierung. + 
-  - Bereiten Sie die weiteren Boards - wie oben dargestellt - vor und fügen Sie diese an.   +  - Einfügen der Platine. Beachten Sie, dass die Platine vom Rand etwa 5...10 mm (200...400 mil, 4...8 Kästchen) entfernt liegen muss. Die Abstände zu anderen Platinen sollte wenigstens 5...10 mm (200...400 mil, 4...8 Kästchen) betragen. Nutzen Sie Alt + Mauszeiger für eine genauere Positionierung. (Zahlenwerte von [[https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/nutzenerstellung.html|Multi CB]]) 
-  - Kommt es zu einer Warnung auf Basis einer unpassenden Netzklasse, so kann die abgelegt werden (Druck auf "Nein")+  - zur leichteren Positionierung sollten alle ge-lock-ten Objekte gelöst werden: dis all >> Strg + A >> Lock Icon klicken >> Strg + Umschalt + rechts-Klick auf eines der Objekte. Nun können die Objekte leicht verschoben werden. 
 +  - **Wichtig**: Bei 4- oder mehr lagigen Platinen muss überprüft werden, ob alle Lagen übernommen wurden. Für mehrlagige Platinen müssen diese im DRC angelegt werden. 
 +  - Bereiten Sie die weiteren Boards - wie oben dargestellt - vor und fügen Sie diese an. 
 +  - Kommt es zu einer Warnung auf Basis einer unpassenden Netzklasse, so kann die abgelehnt werden (Druck auf "Nein")
   - Ausrichten der Boards mit den Mindestabständen wie beschrieben.   - Ausrichten der Boards mit den Mindestabständen wie beschrieben.
 +  - Wechseln auf den Layer "Dimension" (ch lay 20)
 +  - Wire mit geradliniger Verlegung auswählen (wire  ,  se w 0)
 +  - ausgehend vom Ursprung soll ein geeignet großes Rechteck umrandet werden. Falls die Größe nicht passt, kann diese nachträglich geändert werden.
   - Zwischenspeichern   - Zwischenspeichern
-  - Ratsnest + DRC: Vorhandene Airwires müssen korrigiert werden. Dimensions, Drill Distance und Keepout sind zu ignorieren.+  - Ratsnest + DRC: 
 +      - **WICHTIG**: DRC von Multi-CB muss verwendet werden, da sonst ein Produktionsstopp droht. 
 +      - Vorhandene Airwires müssen korrigiert werden. Falls Vias mit benachbarten Verbindungen zusammenstoßen idt der falsche DRC gewählt. Dimensions, Drill Distance und Keepout können ignoriert werden.
   - Überprüfen der Masseflächen: Inseln gewünscht?   - Überprüfen der Masseflächen: Inseln gewünscht?
-  - nur die Layers 25 (tNames) und 125 (_tnames) anzeigen (dis none 25 125). +  - nur die Layers 25 (tNames) und 125 (_tnames) anzeigen (dis none 25 125).
   - Überprüfen, ob alle Namen aus Layer 25 auch auf Layer 125 erscheinen. (dis none 25). Falls nicht, gab es einen Fehler beim Panelize und dieses muss nochmals durchgeführt werden (s.o.). Falls es auf Layer 25 außer Komponentennamen anderer Text erscheint, sollte dieser auf Layer 21 tPlace verschoben werden (ch lay 21).   - Überprüfen, ob alle Namen aus Layer 25 auch auf Layer 125 erscheinen. (dis none 25). Falls nicht, gab es einen Fehler beim Panelize und dieses muss nochmals durchgeführt werden (s.o.). Falls es auf Layer 25 außer Komponentennamen anderer Text erscheint, sollte dieser auf Layer 21 tPlace verschoben werden (ch lay 21).
   - Allen Text auf Layer 25 löschen (dis none 25, Strg + A, Del)   - Allen Text auf Layer 25 löschen (dis none 25, Strg + A, Del)
Zeile 37: Zeile 81:
   - Abspeichern   - Abspeichern
  
-===== Bestellprozess =====+===== 2.1 Bestellprozess =====
   - bei [[https://www.multi-circuit-boards.eu/|Multi-CB]] mit EST Account anmelden   - bei [[https://www.multi-circuit-boards.eu/|Multi-CB]] mit EST Account anmelden
   - Auswahl "Leiterplatte"   - Auswahl "Leiterplatte"