

# Weiterführende Simulationen

## Student Group

First Name	Surname	Matrikel Nr.

## Table of Contents

<b>Weiterführende Simulationen</b> .....	2
<i>Sperrschicht Feldeffekt-Transistor (JFET)</i> .....	2
<i>Digital-Analog-Wandler (DAC)</i> .....	2

# Weiterführende Simulationen




Fig. 1: JFET Pinch Off

## Sperrschicht Feldeffekt-Transistor (JFET)

Der Aufbau des Sperrschicht Feldeffekt-Transistor (englisch **Junction Field Effect Transistor: JFET**) ähnelt auf dem ersten Blick dem Bipolartransistor. In [figure 1](#) ist in den einzelnen Bildern (1)...(3) die Schichtung eines n-Kanal (englisch n-Channel) JFETs und oben links das Schaltsymbol dargestellt. Im Gegensatz zum pnp-Bipolartransistor werden hier aber die p-dotierten Schichten gemeinsam mit Spannung versorgt und die n-dotierte Schicht quer durchflossen.

Ohne Spannungsdifferenz  $U_{GS}$  zwischen Gate und Source bildet sich an den p-n Übergängen eine (kleine) Sperrschicht aus. Durch die n-dotierte Schicht können Elektronen ungehindert hindurchfließen: ein Strom  $I_G \gg 0$  fließt durch den FET ([figure 1](#) Bild (1)). Der "Weg" zwischen den beiden Sperrschichten wird **n-Kanal** genannt.

Fig. 1: JFET Pinch Off 

Wird die Spannungsdifferenz  $U_{GS}$  kleiner als Null, so vergrößern sich die Sperrschichten, die Diode zwischen G und S wird in Sperrichtung betrieben. Der n-Kanal wird eingeeengt und verringert geometrisch den Elektronen- bzw. Stromfluss  $I_G$  ([figure 1](#) Bild (2)). Ab einer gewissen Spannung  $U_{GS} = U_p$  (**Abschnür- oder pinch-off-Spannung**) sind die beiden Sperrschichten so groß, dass kein n-Kanal mehr vorhanden ist - der Kanal ist **abgeschnürt** ([figure 1](#) Bild (3)). Ab dieser Spannung kann kein Stromfluss mehr stattfinden. Das Prinzip ist also ähnlich der Situation, wenn der Fluss aus einem Wasserschlauch durch das Zusammendrücken des Schlauchs reguliert wird.

In der Simulation rechts sind die gleichen Spannungsverhältnisse dargestellt. Durch den Wechselschalter links ist es möglich die Spannung  $U_{DS}$  über den Transistor zu invertieren. Wird diese negativ stellt sich eine etwas andere Situation ein: Der JFET scheint in allen leitfähig zu werden, unabhängig davon, welche Spannung  $U_{GS}$  annimmt.

## Digital-Analog-Wander (DAC)

Im Kapitel 3 wurde in [Aufgabe 3.5.3](#) ein Digital-Analog Wandler beschrieben. Die dort beschriebene

R-2R-Leiter ermöglicht als integrierter Schaltkreis einen reinen digitalen Wert als analoge Spannung auszugeben. In der Simulation rechts ist eine vereinfachte Version zu sehen. Die vereinfachte Version benötigt aber viele sehr genau abgestimmte Widerstände. Im Gegensatz dazu sind bei der R-2R-Leiter nur 2 Widerstandswerte notwendig und dies ist mikrosystemtechnisch leichter herzustellen.

From:

<https://wiki.mexle.org/> - **MEXLE Wiki**

Permanent link:

[https://wiki.mexle.org/elektronische\\_schaltungstechnik/8\\_weiterfuehrendes?rev=1588463628](https://wiki.mexle.org/elektronische_schaltungstechnik/8_weiterfuehrendes?rev=1588463628)

Last update: **2021/05/09 09:54**

