Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen Revision Vorhergehende Überarbeitung
Nächste Überarbeitung		 Vorhergehende Überarbeitung
microcontrollertechnik:serielle_schnittstellen [2021/10/25 23:42] – tfischermicrocontrollertechnik:serielle_schnittstellen [2022/11/30 01:42] (aktuell) – mexleadmin
Zeile 6: Zeile 6:
 <imgcaption BildNr0 | Konzeptbild U(S)ART> <imgcaption BildNr0 | Konzeptbild U(S)ART>
 </imgcaption> </imgcaption>
-{{drawio>KonzeptbildUsart}}+{{drawio>KonzeptbildUsart.svg}}
 </WRAP> </WRAP>
   * Keiner gibt Takt vor - die Taktrate (Baudrate) muss aber bei jedem beteiligten uC gleich sein. \\ Es sind gleichberechtigte Kommunikationspartner (siehe <imgref BildNr0>).   * Keiner gibt Takt vor - die Taktrate (Baudrate) muss aber bei jedem beteiligten uC gleich sein. \\ Es sind gleichberechtigte Kommunikationspartner (siehe <imgref BildNr0>).
Zeile 14: Zeile 14:
   * Optional ist eine Adressierung möglich ("Multi-processor Communication Mode").   * Optional ist eine Adressierung möglich ("Multi-processor Communication Mode").
  
-</WRAP><WRAP column third> +Datenleitungen: 
-=== I2C === +  * **RXD** : auf den IC bezogener, unidirektionaler Empfangspin 
-<WRAP> +  * **TXD** : auf den IC bezogener, unidirektionaler Sendepin
-<imgcaption BildNr1 | Konzeptbild I2C> +
-</imgcaption> +
-{{drawio>KonzeptbildI2c}} +
-</WRAP> +
-  * Master gibt Takt vor (siehe <imgref BildNr1>). +
-  * Slave darf nur zu bestimmten Zeiten senden und nur, wenn der Master dies anfordert. +
-  * Senden und Empfangen geschieht über die gleiche Leitung. +
-  * Alle Slaves hören am gleichen Bus mit und schreiben auf die gleiche Leitung.  +
-  * Jeder Slave muss anhand der Signale überprüfen, ob die Daten für ihn gemeint sind.+
  
 </WRAP><WRAP column third> </WRAP><WRAP column third>
Zeile 32: Zeile 23:
 <imgcaption BildNr2 | Konzeptbild SPI> <imgcaption BildNr2 | Konzeptbild SPI>
 </imgcaption> </imgcaption>
-{{drawio>KonzeptbildSpi}}+{{drawio>KonzeptbildSpi.svg}}
 </WRAP> </WRAP>
   * Master gibt Takt vor (siehe <imgref BildNr2>).   * Master gibt Takt vor (siehe <imgref BildNr2>).
Zeile 39: Zeile 30:
   * Alle Slaves hören auf der gleichen Leitung mit und schreiben auf die gleiche Leitung.    * Alle Slaves hören auf der gleichen Leitung mit und schreiben auf die gleiche Leitung. 
   * Der gewünschte Slave wird über die __S__lave __S__elect Leitung ausgewählt.   * Der gewünschte Slave wird über die __S__lave __S__elect Leitung ausgewählt.
 +
 +Datenleitungen:
 +  * **MOSI** : unidirektionale Datenleitung von Master zum Slave, auch 
 +    * SDI am Slave: Serial/Slave Data In 
 +    * DI/DIN: Data In 
 +    * PICO: Peripheral In, Controller Out)
 +  * **MISO** : unidirektionale Datenleitung von Slave zum Master, auch 
 +    * SDO am Slave: Serial/Slave Data Out 
 +    * DO/DOUT: Data Out 
 +    * POCI: Peripheral Out, Controller In
 +  * **CLK**: Taktleitung  (auch SCK: Serial ClocK)
 +  * **SS**: Slave Select (auch CS: Chip Select, CE/EN: Chip ENable)
 +
 +</WRAP><WRAP column third>
 +=== I2C ===
 +<WRAP>
 +<imgcaption BildNr1 | Konzeptbild I2C>
 +</imgcaption>
 +{{drawio>KonzeptbildI2c.svg}}
 +</WRAP>
 +  * Master gibt Takt vor (siehe <imgref BildNr1>).
 +  * Slave darf nur zu bestimmten Zeiten senden und nur, wenn der Master dies anfordert.
 +  * Senden und Empfangen geschieht über die gleiche Leitung.
 +  * Alle Slaves hören am gleichen Bus mit und schreiben auf die gleiche Leitung. 
 +  * Jeder Slave muss anhand der Signale überprüfen, ob die Daten für ihn gemeint sind.
 +
 +Datenleitungen:
 +  * **SDA** : bidirektionale Datenleitung (auch SDL: Serial Data Line)
 +  * **SCL** : Taktleitung (Serial Clock Line) 
  
 </WRAP></WRAP> </WRAP></WRAP>